半導體群雄決戰面板級封裝　台積電CoPoS全速推進帶動台系面板、材料、設備廠

AI半導體需求爆發驅動先進封裝技術快速演進，面板級封裝（FOPLP）成為各方角力的新戰場。TrendForce分析，台積電短期聚焦CoPoS（Chip-on-Panel-on-Substrate）並鎖定310×310mm基板尺寸，2026年為相關設備與材料商的驗證關鍵期，預計2027年進入試產，並規劃於2028下半年正式量產。下一階段布局重點則將轉向玻璃基板（Glass Core Substrate），合理量產時程推估落在2030年後。

TrendForce表示，玻璃基板技術突破目前仍面臨多重挑戰。核心製程TGV（Through Glass Via）需克服雷射能量不穩定導致孔徑一致性不足、鑽孔過程產生的細微玻璃裂紋、蝕刻液難以深入10μm孔徑影響導通效果，以及大規模量產條件下的動態對位精度等問題。在材料端，玻璃雖具備先天平整性佳的優勢，但基板尺寸放大至500×500mm以上後，維持整面奈米級平整度的難度將大幅提升。此外，多層異質材料堆疊下的熱膨脹係數（CTE）不匹配問題，也可能在製程中引發翹曲，進而影響曝光對位精度與整體良率。

在此背景下，TrendForce指出台灣面板廠具備先發優勢。目前已有面板廠在PMIC與RF等成熟製程的FOPLP上實現量產，封裝尺寸達620×750mm，這既是發揮折舊完畢大尺寸面板產線剩餘價值的最佳體現，亦創造額外現金流。更重要的是，面板廠多年積累的大尺寸方形玻璃搬送、對位與均勻沉積的知識技術，是向TGV等核心基板加工技術邁進的重要基礎，與半導體廠及OSAT廠商之間存在清晰的差異化與互補空間。