mirrormedia
時事

AI算力年增5倍、單純節點微縮不夠用 台積電:「系統級異質整合」成下半場決勝關鍵

發佈時間2026.09.01 13:26 臺北時間

更新時間2026.09.01 15:30 臺北時間

台積電先進封裝研發處長陳燕銘今日出席在SEMICON Taiwan異質整合全球高峰論壇,他表示,在強化學習與後訓練等演算法創新推動下,AI運算效能正以每年4到5倍的速度高速增長。他明確指出,隨著推論任務全面走向多步驟推理、代理系統(Agentic System),半導體產業的研發核心已正式確立從傳統的「單一SoC節點微縮」,全面轉向「系統級整合(System Integration)微縮」,而台積電將透過涵蓋先進矽製程、3D堆疊、矽光子與CoWoS的3DFabric平台,主導次世代AI基礎設施的規格演進。

台積電先進封裝研發處長陳燕銘今日出席在SEMICON Taiwan異質整合全球高峰論壇,他表示,在強化學習與後訓練等演算法創新推動下,AI運算效能正以每年4到5倍的速度高速增長。他明確指出,隨著推論任務全面走向多步驟推理、代理系統(Agentic System),半導體產業的研發核心已正式確立從傳統的「單一SoC節點微縮」,全面轉向「系統級整合(System Integration)微縮」,而台積電將透過涵蓋先進矽製程、3D堆疊、矽光子與CoWoS的3DFabric平台,主導次世代AI基礎設施的規格演進。

台積電先進封裝研發處長陳燕銘表示,2024年業界曾一度擔憂高品質預訓練數據耗盡會讓大型語言模型(LLM)發展受限,但演算法的突破反而帶動了更快的模型迭代,而低延遲的Token生成能力更將成為未來實體AI的關鍵。

為滿足AI基礎設施在scale-in、scale-up、scale-out等全維度的硬體需求,台積電已建立完整的先進封裝與異質整合藍圖。在核心邏輯與3D堆疊方面,除了現有N2製程進入量產並持續演進外,3D SoIC接合間距(Bond Pitch)將由現行的6微米持續微縮至4.5微米,並預計於2029年攜手A14埃米製程實現大規模量產,屆時頻寬密度將較基準提升4倍,能耗大幅降至原本的0.37倍。



【點擊看完整全文】
更多鏡報報導
迎戰AI「I/O 牆」!台積電揭COUPE兩大發展方向 下一步要與CoWoS深度整合
擺脫手機疲軟枷鎖!聯發科拿到NVLink關鍵門票 三大AI成長引擎齊發
欣興爆洗產地風波 家登邱銘乾:信任是做生意基石 明知故犯是吃飽沒事做

你可能也喜歡這些文章