第二代AI ASIC傳延遲？聯發科蔡力行親揭進度　封裝良率成關鍵

2026/10/30 08:10最後更新 2026/10/30 10:00

聯發科（2454）第二代AI ASIC傳出設計及Tape-out進度延遲，引發市場關注。聯發科副董事長暨執行長蔡力行今日在第三季法說會親自澄清，第二代AI加速器專案仍按照原訂時程推進，維持2028年第一季量產目標，且已有部分晶粒完成Tape-out。至於市場關注的先進封裝挑戰，蔡力行坦言，目前正將美國IDM合作夥伴的封裝製程列為最高優先事項，積極改善良率。

市場近期傳出第二代ASIC設計及Tape-out可能延後，是否影響量產時程。聯發科副董事長暨執行長蔡力行回應，這款高階AI加速器採用多晶粒（Multi-die）設計，其中已有數個晶粒完成Tape-out，另一顆尺寸更大、設計更複雜的晶粒，也將按照計畫完成。

蔡力行說明，由於大型晶粒複雜度更高，Tape-out時間會比其他晶粒晚約2至3週，但整體開發仍符合原訂進度。他強調，聯發科與客戶及合作夥伴密切協作，對目前專案進展相當滿意。