財經理財
2021.10.29 21:43 臺北時間

信紘科攜手工研院 搶攻10億元先進封測防靜電破口商機

信紘科與工研院共同發表靜電消散類鑽碳(ESD-DLC)膜層鍍膜技術,圖左起分別為漢泰先進材料協理蘇俊鳴、信紘科技行政副總王怡文、信紘科技研發副總陳艷程、信紘科技董事長簡士堡、工研院材化所副所長陳哲陽、工研院金屬複材組組長陳興華、工研院高階鍍膜實驗室經理蕭威典。
信紘科與工研院共同發表靜電消散類鑽碳(ESD-DLC)膜層鍍膜技術,圖左起分別為漢泰先進材料協理蘇俊鳴、信紘科技行政副總王怡文、信紘科技研發副總陳艷程、信紘科技董事長簡士堡、工研院材化所副所長陳哲陽、工研院金屬複材組組長陳興華、工研院高階鍍膜實驗室經理蕭威典。
隨著半導體元件奈米尺寸微縮化,先進封裝製程須正視靜電耐受力,國內半導體設備及廠務大廠信紘科技(6667)攜手工研院,合作開發最新技術靜電消散鑽碳(ESD-DLC)膜層鍍膜技術,歷經1年半努力,成功先進表面改質技術,運用於先進半導體封測載板、載盤,取代傳統硬陽處理,改善因碰撞或其他清洗因素造成膜層剝離,所形成的靜電防護破口,為台灣先進封測產業邁向新里程碑。
信紘科技董事長簡士堡透露,新技術已打入台灣晶圓代工龍頭廠等10家客戶,進行小批量測試,預估年產值商機達8~10億元,成為先進製程排除靜電疑慮的最佳解方。
台灣在世界半導體供應鏈中扮演舉足輕重角色,面對世界級大廠對產品升級需求,經濟部技術處積極投入半導體創新科技研發,以科技專案支持工研院與信紘科技合作,研發新一代靜電消散類鑽碳膜層鍍膜技術,透過多層結構設計及耐蝕膜層製程技術,解決傳統封裝製程的靜電防護難題,大幅提高製程良率及產品使用壽命,協助廠商突破表面改質技術門檻,提升半導體產業國際競爭力。
工研院材料與化工研究所所長李宗銘指出,近年來因國際環保意識提升,國際大廠紛紛要求供應鏈符合綠色製程,工研院以物理氣相沉積法(Physical vapor deposition,PVD)為基礎開發的真空高階鍍膜技術,可應用於LED 載盤、晶圓及IC封裝載盤等高價值產品,對比傳統硬陽處理及鐵氟龍噴塗製程,具高良率、低汙染、高附著力、可循環及低溫製程等特性。
信紘科與工研院共同發表靜電消散類鑽碳(ESD-DLC)膜層鍍膜技術,可取代傳統硬陽處理方式,為半導體先進封裝製程帶來嶄新突破。
ESD-DLC透過特殊膜層結構設計,可客製化調控產品表面電性,在硬度、附著力、耐磨耗及耐化學腐蝕性方面皆具有優異表現,目前已通過產品應用驗證,李宗銘認為,此技術可協助台灣產業升級,搶攻高階先進半導體市場。
信紘科技為高科技產業製程及廠務供應系統整合廠,專攻化學供應系統、研磨液供應系統與氣體供應系統,提供製程機能水供應與特殊廢液處理系統等綠色製程解決方案,客戶囊括半導體製程設備與製造、光電面板、晶片封測與電子級化學等公司。董事長簡士堡表示,公司不僅為先進半導體大廠合作夥伴,更為業界少數擁有完整研發團隊的供應商,每年持續投入營收約3%經費研發新技術,在環保減廢技術研發基礎上,跨足奈米材料合成技術及相關應用領域。
當先進半導體產業客戶面臨製程挑戰時,信紘科技可提供最佳解決方案,殷實可靠的技術實力與在地化緊密服務關係,深獲半導體產業客戶肯定。隨著10奈米以下半導體元件奈米尺寸微縮化,對靜電耐受能力亦日趨降低,晶片封裝過程中,可能遭受靜電所害、影響良率,急需提供進一步解方。
信紘科技與工研院共同研發之ESD-DLC鍍膜技術為多層結構設計、非晶結構耐磨性佳,加上使用改良式磁濾電弧離子系統,以及高化學穩定性,達到卓越的抗靜電及良好的抗酸鹼之成果,亦可以整體延長封測載板至少3倍使用壽命,取代舊有不耐鹼洗的硬陽處理方式,此表面改質技術將有助於先進封裝製程上帶來嶄新突破。
現階段客戶以半導體先進封測精密加工業為主,信紘科技也密切與10家客戶合作開發不同類型應用及持續打樣中,期望效益逐步發揮,為公司未來營運增添成長動能,全台約有1,500家精密加工設備廠,年產值約70~80億元,其中表面鍍膜加工規模約占8~10億元,商機可觀。
受惠於竹科晶圓廠、南科先進製程廠等全力趕工新廠的建置及產能擴充,目前信紘科在手訂單能見度已達2022年,整體施作工程如預期進度下,勢必推進公司營運表現保持良好動能,明年將持續拓展先進客戶市占率,並透過服務多元化客戶群,朝高科技產業製程系統整合商邁進。
更新時間|2023.09.12 20:40 臺北時間

支持鏡週刊

小心意大意義
小額贊助鏡週刊!

每月 $79 元全站看到飽
暢享無廣告閱讀體驗

延伸閱讀

更多內容,歡迎 鏡週刊紙本雜誌鏡週刊數位訂閱了解內容授權資訊

月費、年費會員免費線上閱讀動態雜誌

線上閱讀

更多內容,歡迎 鏡週刊紙本雜誌鏡週刊數位訂閱了解內容授權資訊

月費、年費會員免費線上閱讀動態雜誌

線上閱讀